Project

General

Profile

Wiki » History » Version 16

Frédéric Blanc, 2023-12-01 16:04

1 9 Frédéric Blanc
h1. RedPitaya
2 1 Frédéric Blanc
3 13 Frédéric Blanc
!clipboard-202312011541-sbukm.png!
4 8 Frédéric Blanc
*Attention il existe plusieurs version de redpitaya*
5
6
STEMlab 125-14 *external clock* (The OS will *not boot* without providing an external clock.)
7
https://redpitaya.readthedocs.io/en/latest/developerGuide/hardware/125-14_EXT/top.html
8 1 Frédéric Blanc
9 9 Frédéric Blanc
pour modifier une STEMlab 125-14 *external clock* en STEMlab 125-14 normale il faut souder 2 resistances 0402 de 22R sur R26 et R25 et dessouder R23 et R24
10 1 Frédéric Blanc
11 10 Frédéric Blanc
!clipboard-202311231551-ugmwn.png!
12 12 Frédéric Blanc
!clipboard-202311271003-ym5pn.png!
13 9 Frédéric Blanc
!clipboard-202311231537-zevpq.png!
14 11 Frédéric Blanc
!clipboard-202311271000-jz8ux.png!
15 8 Frédéric Blanc
16 15 Frédéric Blanc
frequence max 464.037Mhz
17 6 Frédéric Blanc
18 14 Frédéric Blanc
h2. OS
19 1 Frédéric Blanc
20 15 Frédéric Blanc
h3. OS 1.04
21
22
Please note that you need to change the forward slashes to backward slashes on Windows.
23
24
25 16 Frédéric Blanc
Send the file .bit (red_pitaya_top.bit is the default name) to the Red Pitaya with the scp command.
26 15 Frédéric Blanc
27
<pre><code class="shell">
28
    scp red_pitaya_top.bit root@rp-xxxxxx.local:/root
29
</code></pre>
30
31
32 16 Frédéric Blanc
Now establish an SSH communication with your Red Pitaya and check if you have the copy red_pitaya_top.bit in the root directory.
33 15 Frédéric Blanc
34
<pre><code class="shell">
35
    redpitaya> ls
36
</code></pre>
37
38
39 16 Frédéric Blanc
Load the red_pitaya_top.bit to xdevcfg with
40 15 Frédéric Blanc
41
<pre><code class="shell">
42
    redpitaya> cat red_pitaya_top.bit > /dev/xdevcfg
43
</code></pre>
44
45
h3. OS 2.0
46
47
Create .bif file (for example, red_pitaya_top.bif) and use it to generate a binary bitstream file (red_pitaya_top.bit.bin)
48
49
<pre><code class="shell">
50
echo -n "all:{ red_pitaya_top.bit }" >  red_pitaya_top.bif
51
bootgen -image red_pitaya_top.bif -arch zynq -process_bitstream bin -o red_pitaya_top.bit.bin -w
52
</code></pre>
53
54
55
Send the file .bit.bin to the Red Pitaya with the scp command.
56
57
<pre><code class="shell">
58
scp red_pitaya_top.bit.bin root@rp-xxxxxx.local:/root
59
</code></pre>
60
61
62
Now establish an SSH communication with your Red Pitaya and check if you have the copy red_pitaya_top.bit.bin in the root directory.
63
<pre><code class="shell">
64
65
redpitaya> ls
66
</code></pre>
67
68
69
Load the red_pitaya_top.bit.bin image into the FPGA:
70
71
<pre><code class="shell">
72
redpitaya> /opt/redpitaya/bin/fpgautil -b red_pitaya_top.bit.bin
73
</code></pre>
74
75
76
77
78 14 Frédéric Blanc
https://redpitaya.readthedocs.io/en/latest/developerGuide/software/build/fpga/fpga.html#reprogramming-the-fpga-with-a-custom-image
79
80
https://github.com/RedPitaya/
81 3 Frédéric Blanc
82
h2. pinout
83 5 Frédéric Blanc
84 3 Frédéric Blanc
!clipboard-202304261053-qqtl1.png!
85
!clipboard-202304251234-p78ss.png!
86 1 Frédéric Blanc
87 2 Frédéric Blanc
h2. Matlab Simulink HDL
88
89
h2. Xilinx Vivado
90 4 Frédéric Blanc
91
La carte Red Pitaya a une logique programmable faite par Xilinx et pour l'écrire pour décrire votre système numérique, vous devez utiliser le logiciel Vivado. Vivado sert à écrire votre système numérique avec un HDL et à implémenter votre système dans la logique programmable. Le résultat de la mise en œuvre d'un projet Vivado est un fichier appelé bitstream qui a une extension .bit, qui contient les informations sur les connexions des blocs logiques qui seront utilisés et les connexions entre eux.
92
93 7 Frédéric Blanc
[[Xilink_Vivado]]
94
95 1 Frédéric Blanc
h2. Shared RAM PS (CPU) PL (FPGA)
96 7 Frédéric Blanc
97 15 Frédéric Blanc
[[Shared_RAM_CPU_FPGA]]