Wiki » History » Version 7
Frédéric Blanc, 2023-11-23 11:22
| 1 | 1 | Frédéric Blanc | h1. Red Pitaya |
|---|---|---|---|
| 2 | |||
| 3 | 6 | Frédéric Blanc | frequence max 464.037Mhz |
| 4 | |||
| 5 | 3 | Frédéric Blanc | h2. pinout |
| 6 | |||
| 7 | 5 | Frédéric Blanc | !clipboard-202304261053-qqtl1.png! |
| 8 | 3 | Frédéric Blanc | !clipboard-202304251234-p78ss.png! |
| 9 | |||
| 10 | 1 | Frédéric Blanc | h2. Matlab Simulink HDL |
| 11 | 2 | Frédéric Blanc | |
| 12 | h2. Xilinx Vivado |
||
| 13 | |||
| 14 | 4 | Frédéric Blanc | La carte Red Pitaya a une logique programmable faite par Xilinx et pour l'écrire pour décrire votre système numérique, vous devez utiliser le logiciel Vivado. Vivado sert à écrire votre système numérique avec un HDL et à implémenter votre système dans la logique programmable. Le résultat de la mise en œuvre d'un projet Vivado est un fichier appelé bitstream qui a une extension .bit, qui contient les informations sur les connexions des blocs logiques qui seront utilisés et les connexions entre eux. |
| 15 | |||
| 16 | [[Xilink_Vivado]] |
||
| 17 | 7 | Frédéric Blanc | |
| 18 | h2. Shared RAM PS (CPU) PL (FPGA) |
||
| 19 | |||
| 20 | [[Shared_RAM_CPU_FPGA]] |