Wiki » History » Revision 7
Revision 6 (Frédéric Blanc, 2023-06-14 14:20) → Revision 7/55 (Frédéric Blanc, 2023-11-23 11:22)
h1. Red Pitaya frequence max 464.037Mhz h2. pinout !clipboard-202304261053-qqtl1.png! !clipboard-202304251234-p78ss.png! h2. Matlab Simulink HDL h2. Xilinx Vivado La carte Red Pitaya a une logique programmable faite par Xilinx et pour l'écrire pour décrire votre système numérique, vous devez utiliser le logiciel Vivado. Vivado sert à écrire votre système numérique avec un HDL et à implémenter votre système dans la logique programmable. Le résultat de la mise en œuvre d'un projet Vivado est un fichier appelé bitstream qui a une extension .bit, qui contient les informations sur les connexions des blocs logiques qui seront utilisés et les connexions entre eux. [[Xilink_Vivado]] h2. Shared RAM PS (CPU) PL (FPGA) [[Shared_RAM_CPU_FPGA]]